USB3 可望納入下一代晶片-晶片介面標準

兩個產業組織正計劃整合他們的技術，目的是為下一代行動矽晶片定義出一種新的高速、低功耗晶片-晶片介面。兩個組織分別是 USB 3.0 推動小組，以及 MIPI 聯盟，他們希望在明年初完成初步的共同規範。

這個‘超高速晶片間規範’(Superspeed Inter-Chip, SSIC)最初預計支援1.2~2.9Gb/s的實體層數據傳輸率，最終還希望延伸到5.8Gb/s。此外，它還為10Kb/s及600Mb/s之間的數據率規劃了一個低功耗模式。


SSIC的目標功耗大約是每b/s時1~5皮焦耳(picojoules)，這主要取決於使用模式。在高速模式下，平均總功耗大約為20mW。

這項努力基本上結合了 M-PHY 規格，這是 MIPI 聯盟定義的低功耗實體層技術，另外還包括媒體存取控制器以及更高層的USB 3.0 規範軟體。 USB 3.0 推動小組旗下的工作小組成員包含了英特爾(Intel)、ST Ericsson和德州儀器(TI)大約在一個月開始商議該規範。

該工作小組目前正在決定要使用USB 3.0規範中的哪些部份做為選項，因為他們可能並不需要晶片介面。“我們希望用現有IP來降低設計成本和上市時間──這與軟體再使用有關，”MIPI副主席暨TI OMAP產品經理Brian Carlson說。

SSIC的目標是成為晶片間連接(ICC)的後繼規範，ICC是一種以480/Mb/s USB 2.0規格為基礎的晶片介面規範，由晶片設計廠商SMSC所開發。SMSC已開始授權這項技術，並已與高通(Qualcomm)及超微(AMD)簽署協議。而新的規範則可望免費提供給主控晶片設計業者，並以10萬美元的一次性費用提供給週邊晶片設計廠商。

SSIC可能會免費向所有採用 MIPI 聯盟規範的會員，以及希望將它用在晶片中的USB 3.0推動小組免費開放。未來廠商們可以在合理和非歧視(reasonable and non-discriminatory, RAND)的基礎上取得這項技術授權。

市場對晶片介面的需求相當明確。由於缺乏可提供高吞吐量、低功耗鏈接等特性的標準，多家應用處理器供應商已經設計了自有的下一代晶片介面。

MIPI聯盟希望將其M-PHY打造為通用的晶片-晶片介面。事實上，它已經被指定為六項該聯盟自有或仍待審核之互連標準的技術基礎。JEDEC還採用M-PHY作為其UFS快閃記憶體介面的一部分。

電子工程專輯 2011/05/06 Joy Teng

相關連結
Spec turns USB3 into chip link (EETimes)